| General Routing and Placement |
| |
| 1. |
优先摆置USB host controller(主IC)和主要零件在未走线的版子上 |
| |
 |
| |
|
| 2. |
以最短走线长度先走Clock和D+/D-,Clock/周期信号, D+/D-应和PCB上的Connector尽量保持远离(例如 I/O connector,控制讯号接头,电源讯号接头) |
| |
 |
| |
|
| 3. |
D+/D-必须转90°时,可以使用2个45°转折或1个arc替代,可以使信号反射到最小和减少阻抗中断 |
 |
| |
|
| 4. |
D+/D-,Clock,磁感组件和IC不要走在XTL和OSC底下 |
| |
 |
| |
|
| 5. |
D+/D-线路上的Stub必须尽量避开,因为汇集处可能会导致信号反射和信号质量,如果在设计上无法避免会集,不能大于200mil.(通常都用SWITCH IC PI3USB10转换） |
| |
 |
| |
|
| 6. |
D+/D-要在完整的VCC or GND Planes上,不能中断,如果穿过中断的VCC or GND Planes将会因为大型区域回路增加感应和辐射的等级 |
| |
 |
| |
|
| 7. |
D+/D-必须一起走线 |
| |
 |
| |
|
| 8. |
USB应和核心组件保持距离,因为内部状态的瞬时反应会产生高电流瞬时,而且会很难将他滤出 |
| |
 |
| |
|
| 9. |
根据20倍板厚经验法则,保持Trace离开VCC 和 GND Planes的距离最少20倍的夹层厚度(例如现在夹层厚度4.5mil可以计算出Trace必须要离开Planes的边缘90mil,这会帮助预防信号耦合,也会帮助预防PCB边缘的自由辐射 |
|
|
|
| High Speed USB Termination |
| |
| 1. |
如果主IC有使用外接终端电阻,验证它离HS Output端须于200mil以外 |
| |
|
| 2. |
对于Downstream Ports须确认15K的拉下电阻放置于终端电阻和USB连接PIN之间.(注意这拉下电阻可能在封装的主IC里) |
| |
 |
|
|
|
| High Speed USB Trace Spacing |
| |
| 1. |
D+/D-保持平行走线,线间的距离必须设计在90Ω的差动阻抗 |
| |
|
| 2. |
用阻抗匹配的计算器去验证线宽和线距和夹层厚度的结果应该为90Ω的差动阻抗 |
| |
|
| 3. |
当D+/D-必须和Clock,周期信号平行走线时长度应该愈短愈好,可以减少交越失真,基于EMI测试经验最小和Clock建议距离为50mil |
| |
|
| 4. |
根据仿真数据,USB高速讯号和其它的信号最小应该有20mil的线距,以增进信号质量也可以预防交越失真 |
trace spacing (mils) for the stackup given |
|
|
|
| High Speed USB Trace Length Matching |
| |
| 1. |
D+/D-必须等长走线,不等长的部份不可大于200mil(5.08mm) |
| |
 |
|
|
|
| Plane Splits, Void and Cut-Outs (Anti-Etch) |
| |
| 1. |
高频线不可以穿过断层,将会增加它们回路的长度,这适用于USB信号,Clock和高频Trace |
| |
 |
| |
|
| 2. |
确认在Plane Split的25mil以内没USB信号走线.(例如USB Trace 底下的AGND层,若是不够大,则D+/D-至AGND的边缘不可低于25mil) |
| |
 |
|
|
|
| |
| 1. |
放置高流组件(MP1527)靠近电源,远离PCB上的Connector,这会减少回流电流的长度和对PCB上的Trace的耦合 |
| |
 |
| |
|
| 2. |
保持Clock组件,XTL和OSC远离USB主IC,USB Trace, I/O port, PCB板边,Pin header,电源Jack,断层处(VCC和GND)和板子上的孔.这会减少耦合到USB Trace和其它PCB区的辐射量 |
| |
|
| 3. |
将XTL和OSC平放于PCB板上,于XTL和OSC下增加一片完整GND须和Footprint一样大或更大,并多打Via至GND层,这会帮助减少辐射 |
| |
 |
| |
|
| |
 |
|
|
|
| |
| |
|
